Casa > Esposizione > Contenuto
Categorie di prodotti

Contattaci

Aggiungi: Block 5, Fuqiang Technology Park, Zhugushi Road, Wulian, Longgang 518116

Mob: + 86-13510459036

E-mail: info@panadisplay.com

Capitolo di principio dell'interfaccia comune LCD
Oct 20, 2017

Le interfacce comunemente usate TFT-lCD, TTL (RGB), LVDS, EDP, MIPI, che generalmente affermiamo, la composizione del segnale di queste interfacce è stato il principio di base.

Uno, TTL

1, Panoramica dell'interfaccia TTL

TTL (Transistor Transistor Logic), ovvero la logica del transistor a transistor, il segnale di livello TTL è generato dal dispositivo TTL. Il dispositivo TTL è una sorta di porta del circuito integrato digitale, che è prodotto dal processo bipolare. Ha le caratteristiche di alta velocità, basso consumo energetico e varietà.

L'interfaccia TTL è un'interfaccia di trasmissione dati parallela, utilizzando l'interfaccia, non è necessario utilizzare la guida speciale nel circuito stampato dell'interfaccia del display a cristalli liquidi e del pannello a cristalli liquidi, ma guidato dal chip di controllo principale. Il segnale di uscita dati TTL viene trasmesso direttamente alle persone attraverso l'uscita dell'interfaccia del cavo del pannello LCD. Poiché l'interfaccia TTL ha un'elevata tensione di segnale, molte connessioni e lunghi cavi di trasmissione, la capacità anti-interferenza del circuito è scarsa ed è facile generare interferenze elettromagnetiche (EMI). Nelle applicazioni pratiche, il circuito di interfaccia TTL viene utilizzato per il pilotaggio di pannelli LCD di piccole dimensioni (15 pollici) o bassa risoluzione. L'orologio pixel massimo TTL è solo 28 MHz.

TTL è l'unico segnale che può essere riconosciuto dal TFT-LCD al momento del segnale. Il primo chip di elaborazione digitale è TTL, cioè RGB viene emesso direttamente su TFT-LCD.

2, tipo di segnale dell'interfaccia TTL

L'interfaccia di uscita TTL della scheda di driver di solito contiene tre tipi di segnali, come il segnale dati RGB, il segnale di clock e il segnale di controllo. Come mostrato nella figura seguente:

图片8.png

(1) Segnale dati RGB

A, TTL a canale singolo

图片9.png

Interfaccia di uscita TTL a 6 bit a canale singolo

Per l'interfaccia di uscita TTL a 6 bit a canale singolo, un totale di 18 linee dati RGB, rispettivamente, dati colore rosso primario R0 ~ R5 6, dati colore verde primario G0 ~ G5 6, dati colore blu B0 ~ B5 6, un totale di 3 * 6 = 18. Poiché i dati RGB a colori primari sono 18 bit, vengono anche chiamati interfaccia 18 bit o 18 bitTTL.

Interfaccia di uscita TTL a 8 bit a canale singolo

Per TTI a 8 bit percorso singolo, interfaccia di uscita, un totale di 24 linee dati RGB, rispettivamente, dati colore primario rosso R0 ~ R7 8, dati colore primario verde B0 ~ B7 8, dati colore blu BO ~ B7 8, un totale di 3 * 8 = 24. Poiché i dati RGB a colori primari sono 24 bit, vengono anche chiamati interfaccia 24 bit o 24 bitTTL.

B, doppio canale TTL

Doppio canale, cioè due gruppi di dati RGB, divisi in canali dispari, persino canali, clock e alcuni sono anche divisi in OCLK / ECLK, e alcuni pubblici, si traccia sulla mappa di due, come segue:

图片10.png

Interfaccia di uscita TTL a doppio canale a 6 bit

L'interfaccia di uscita a doppio TTL a 6 bit, un totale di 36 linee dati RGB, i dati RGB sono la linea 18 del fronte stradale, anche la linea dati RGB 18, 3 * 6 * 2 = 36. Poiché i dati ROB del colore primario sono 36 bit, vengono anche chiamati interfaccia a 36 bit o 36 bitTTL.

Interfaccia di uscita TTL a 8 bit a doppio canale

L'interfaccia di uscita a doppio TTL a 8 bit, un totale di 48 linee di dati RGB, i dati RGB sono linea di strada 24, anche linea dati RGB 24, 3 * 8 * 2 = 48. Poiché i dati RGB a colori primari sono a 48 bit, vengono anche chiamati interfaccia 48 bit o 48 bitTTL.

(2) segnale di clock

Si riferisce al segnale di orologio pixel, è la trasmissione di dati e segnali di dati per leggere il punto di riferimento. Nell'uso della trasmissione a doppia via di dati odd / Idol di dati RGB, l'interfaccia di uscita diversa che utilizza il metodo di pixel clock è diversa. Alcuni dati di interfaccia di uscita primari dispari / Idol a due vie che condividono un'interfaccia di uscita del segnale di clock del pixel, alcuni pari / dispari rispettivamente due dispari orologio di dati di pixel dispari e anche due segnali di clock di pixel, al fine di soddisfare le esigenze di diversi pannelli a cristalli liquidi.

(3) segnale di controllo

Il segnale di controllo include il segnale di abilitazione dei dati (o segnale di segnale di dati valido visualizzato), il segnale di sincronizzazione della linea HS e il segnale di sincronizzazione del campo VS.

Due, LVDS

1, Panoramica dell'interfaccia LVDS

LVDS, ovvero segnale differenziale a bassa tensione, è un'interfaccia della tecnologia di segnale differenziale a bassa tensione. Un metodo di trasmissione del segnale video digitale è stato sviluppato per superare gli svantaggi di un elevato consumo energetico e di grandi interferenze elettromagnetiche EMI durante la trasmissione di dati a banda larga ad alta velocità in modalità TTL. L'interfaccia di uscita LVDS utilizza un'altalena a bassissima tensione (circa 350 mV) per trasmettere i dati attraverso due linee PCB o una coppia di cavi bilanciati attraverso dati differenziali, cioè segnali di bassa tensione differenziale. Con l'interfaccia di uscita LVDS, il segnale può essere trasmesso su una linea PCB differenziale o su un cavo bilanciato a una velocità di centinaia di Mbit / S. Vengono utilizzati bassa tensione e bassa corrente, quindi si ottengono bassi livelli di rumore e basso consumo energetico.

2, composizione del circuito di interfaccia LVDS

Nel dispositivo di visualizzazione a cristalli liquidi, il circuito di interfaccia LVDS è costituito da due parti: lato scheda circuito interfaccia uscita LVDS (sensore LVDS) circuito interfaccia ingresso LVDS e lato pannello LCD (ricevitore LVDS). Il trasmettitore LVDS converte il segnale TTL nel segnale LVDS, quindi passa attraverso il cavo flessibile tra la scheda e il pannello a cristalli liquidi (cavo) trasmette un segnale al lato del pannello LCD del terminale LVDS LVDS LVDS ricevente, ricevitore LVDS e seriale il segnale può essere convertito in un segnale parallelo di livello TTL inviato allo schermo LCD, al controllo del timing e al circuito dei ranghi di guida. Cioè, TFT riconosce solo i segnali TTL (RGB). Questa parte del programma lo facciamo in Samsung con altro, perché il chip Samsung non ha output LVDS, quindi quando abbiamo usato l'interfaccia LVFT TFT-LCD per aggiungere un chip di conversione (RGB-LVDS), il retro del nostro focus.

图片11.png

3, tipo di segnale dell'interfaccia LVDS

I segnali LVDS consistono nella differenziazione dei dati e segnali differenziali di clock. Come mostrato nella figura seguente:

图片12.png

(1) LVDS a canale singolo

图片13.png

Dati a 6 bit a canale singolo (se è Y3M / P a 6 bit, questa linea rossa non lo è)

Vi sono 4 gruppi di linee differenziali, 3 gruppi di linee di segnale, un insieme di linee di clock. Y0M, Y0P, Y1M, Y1P, Y2M, Y2P, CLKOUT_M, CLKOUT_P.

Dati a 8 bit a canale singolo

Vi sono 5 gruppi di linee differenziali, 4 gruppi di linee di segnale, un insieme di linee di clock. Sono Y0M, Y0P, Y1M, Y1P, Y2M, Y2P, CLKOUT_M, CLKOUT_P.

(2) doppio canale

图片14.png

LVDS nella trasmissione di dati ad alta risoluzione, l'abilità anti-interferenza è relativamente forte, ma al di sopra della risoluzione 1920X1080, la singola strada è sopraffatta, quindi appaiono due interfacce. Lo scopo è semplice, accelerare, migliorare l'abilità anti-interferenza.

Dati a 6 bit a doppio canale

Solo due volte di un singolo canale, l'orologio è anche bidirezionale, parte rossa: Y3M, Y3P, Y3M1, Y3M1 questi due gruppi di segnali non sono collegati.

Dati a 8 bit a doppio canale

Simile ai precedenti.

Tre, EDP

Questa interfaccia è relativamente poco familiare, vengo a contatto con uno schermo IPAD3, per schermo ad alta definizione, come 2048 * 1536, risoluzione Goole N10 2536 * anche utilizzando questa interfaccia.

图片15.png

Quattro, interfaccia MIPI

Che la nostra azienda abbia prodotti, ma altre piattaforme, non il nostro debugging, non l'ho mai toccato. Solo un minuto. Sembra che questa interfaccia sia molto simile: LVDS, EDP, HDMI, MIPI, tutti sono informazioni differenziali e orologio differenziale.

图片16.png

Cinque, TTL (RGB) in LVDS

Abbiamo utilizzato due chip nel nostro progetto: SN75LVDS83B, THC63LVD827 (LVDS a doppia uscita) e SN75LVDS83B.

1, SN75LVDS83B, master, relazione LCD dell'interfaccia LVDS

Come mostrato di seguito, l'applicazione di SN75LVDS83B:

图片17.png

Infatti, il segnale TTL (RGB) del chip Samsung viene convertito nel ricevitore LCD di uscita del segnale differenziale LVDS.

图片18.png

L'interfaccia hardware è la seguente:

图片19.png

2, circuito di riferimento SN75LVDS83B

In effetti, questa parte dovrebbe prestare attenzione al numero di LCD, lo schermo è a 16 bit, 18 bit o 24 bit, diversi numeri di LCD hanno un diverso metodo di cablaggio hardware. Come mostrato di seguito, lo schema elettrico del terminale AP a cui si riferisce Samsung exynos4412 nell'output di cifre diverse.

图片20.png

(1), LCD 24bitRGB a 24 bit

Notato che utilizzato cinque gruppi di linee di segnale differenziale, quattro set di un set di segnale di clock.

图片21.png

(2), LCD a 24 bit RGB a 18 bit

Si noti che vengono utilizzate quattro linee di segnale differenziale, tre serie di segnali, un set di clock e Y3M e Y3P sono NC. La modalità di cablaggio RGB del terminale AP non è la stessa, 6, 7, messa a terra a due bit.

图片22.png

Se il metodo di cablaggio in (1) (uscita a 24 bit), si connette allo schermo a 18 bit. Il segnale RGB a 18 bit (in tinta unita) mostra normale, ma ci sono immagini, il cambiamento graduale non è normale. È passato molto tempo a discutere con l'hardware, ma il problema è stato risolto. Fare pratica tecnica è un collegamento molto importante, alcuni equivoci di conoscenza, porteranno a errori nel lavoro.

图片23.png

图片24.png

Sei, conversione RGB in EDP

Abbiamo uno schermo, ma la risoluzione è troppo grande, il nostro sistema è molto cardato e alla fine si è fermato.

Lo schema elettrico è il seguente:

图片25.png

Mappa di schizzo:

图片26.png


Il segnale EDP è simile a LVDS, ma ha più di un segnale HPD. 图片27.png