Casa > notizia > Contenuto
Categorie di prodotti

Contattaci

Aggiungi: Block 5, Fuqiang Technology Park, Zhugushi Road, Wulian, Longgang 518116

Mob: + 86-13510459036

E-mail: info@panadisplay.com

Dracula Language
Jan 15, 2018

Il primo passo per utilizzare Dracula è anche un passo fondamentale, che consiste nel creare un file di comando (file delle regole) che sia coerente con la sua tecnologia di layout ed estrarre i dati del layout tramite il file di comando Dracula per formare la tabella della rete di layout. Durante il processo di compilazione, se Dracula trova un errore, verrà richiesto il tipo errato e il file di comando viene sottoposto a debug in base alle informazioni finché non viene passato completamente. Il processo di convalida del layout di Dracula è mostrato in Figura 2.

2.png

La struttura del file di comando Dracula è composta dalle seguenti quattro parti (ciascun blocco inizia con un "* nome del blocco", termina con "* END" e il comportamento dell'intestazione del punto e virgola è commentato).

1) il blocco descrizione: include il percorso e il nome dei file di input e output, il nome della cella di livello superiore da rilevare, il nome del sistema di layout CAD, il fattore di scala dell'unità grafica e la modalità di esecuzione.

3.png

Nella cartella IN DISK, scrivi il nome del file GDS fuori dallo Stream e scrivi il percorso se non è in esecuzione nel percorso corrente.

IN DISK = / home / cellula - desig n / xx x. gds

2) blocco del livello di input: il numero GDS nel layout corrisponde al numero del livello nel file di comando (il computer identifica solo il numero del livello GDS e non ha nulla a che fare con il nome del livello specifico). come

4.png

In caso contrario, LVS non può funzionare normalmente. I file di comando devono essere strettamente integrati con il processo e per i diversi processi sono necessari diversi documenti di comando.

3) blocco operativo: la parte principale del file di comando. L'estrazione del layout, combinata con il processo specifico, la struttura del layout per identificare i vari componenti e connessioni nella mappa. Usando le relazioni topologiche logiche tra i livelli e i comandi And, Or, Not, Inside, Enclose e altri, stabiliamo il livello di riconoscimento, la connessione del dispositivo e gli elettrodi del dispositivo. L'estrazione del circuito di layout è un mezzo importante per la verifica del layout, che rigenera il circuito in base alle informazioni di layout. Nel blocco operativo dello strumento Dracula, l'operazione logica della combinazione del livello originale, del livello precostruito e del livello di input viene utilizzata per identificare i componenti e la tabella di rete che forma la linea. Di seguito è riportato il processo Pwell - CMOS come esempio.

5.jpg

6.png

Attraverso il comando precedente, il livello di riconoscimento viene generato e viene specificato il livello di connessione.

; * * * CONN ECT LIST * * * *;

7.png

Infine, il tubo NMOS e il tubo PMOS possono essere identificati dalla descrizione dei componenti.

8.png

Nel funzionamento del blocco, saremo sulla tecnologia chip e la struttura del dispositivo sono definiti, l'originale in fisica, non ogni edizione associata all'estrazione in vari elementi di base nel circuito integrato e l'espressione di rete di generazione del diagramma di principio del circuito allo stesso livello di transistor, può diventare l'oggetto del confronto. Pertanto, tutti i componenti utilizzati nella progettazione del circuito devono essere spiegati nel blocco operativo.


Nei circuiti integrati CMOS, i dispositivi di base sono i condensatori NMOS, PMOS, MOS, resistenze di polisilicio, vari resistori di diffusione e diodi. Nei circuiti integrati BiCMOS, ci sono anche NPN e PNP. Prendendo come esempio il tubo MOS più semplice, il polisilicio può essere usato come "e" della zona di diffusione N + o P +, che è definita come un tubo NMOS o PMOS. Tuttavia, non tutti i dispositivi hanno caratteristiche strutturali così chiare e alcuni dispositivi hanno una definizione leggermente diversa. Di seguito è riportata un'analisi dettagliata della resistenza del polisilicio come esempio. Nella progettazione del chip, il polisilicio può anche essere utilizzato come connessione, ad eccezione del metallo. Pertanto, dobbiamo includere il polisilicio quando definiamo il livello di connessione. In effetti, non vi è alcuna differenza tra la connessione di polisilicio e il resistore di polisilicio nella realizzazione del processo. Fisicamente, sono tutti uguali. Usano solo diverse proprietà fisiche del polisilicio per ottenere diverse funzioni. In questo modo, la resistenza del polisilicio non può essere estratta direttamente dal layout. La soluzione è di aggiungere artificialmente un livello, attingendo alla posizione della resistenza di polisilicio sul layout, per essere diverso dalla linea di polisilicio generale. Quando viene scritto il file LVS, la resistenza al polisilicio può essere ottenuta usando il polisilicio e la fase aggiunta "e". Il metodo di estrazione della resistenza di polisilicio è applicabile anche a vari altri dispositivi, tra cui vari resistori di diffusione, diodi e triodi.


Per i processi CMOS e BiCMOS non ordinari, ci saranno alcuni dispositivi speciali nel circuito. Ad esempio, in molti chip di circuiti integrati ad alta tensione, ci sarà un nuovo tipo di dispositivo di alimentazione come LDMOS, che è integrato all'interno del chip. La struttura di questi dispositivi speciali è molto complessa, è molto complesso e richiede molto tempo per utilizzare la definizione precisa della dichiarazione, e questi dispositivi possono essere spiegati con un metodo simile al rilevamento della resistenza del polisilicio. Poiché il numero di tali dispositivi è molto piccolo, può essere separato da un ulteriore livello. Il dispositivo può essere definito in dettaglio e con l'ispezione manuale è possibile raggiungere lo scopo dell'ispezione. L'ispezione LVS serve principalmente a garantire la correttezza della connessione tra questi dispositivi e altri dispositivi. Quanto segue è un'introduzione dettagliata ai dispositivi LDMOS nel chip del circuito integrato ad alta tensione.

9.png

10.jpg

LDMOS è un dispositivo multicanale a canale corto trasversale ampiamente utilizzato nei campi di alta tensione e di bassa corrente in circuiti integrati ad alta tensione. Come mostrato nella Figura 3 e nella Figura 4, confrontato con il CMOS della passata, uno strato ad alta resistenza chiamato regione di deriva è progettato tra l'area di origine e l'area di dispersione di LDMOS, al fine di migliorare la sua capacità di resistenza alla tensione. La complessa struttura dei dispositivi ad alta tensione si riferisce principalmente alla complessità del processo. Ma dal punto di vista dell'estrazione, il linguaggio Dracula ha bisogno della topologia del layout e l'operazione può essere separata dal processo. Pertanto, nel processo di compilazione del file di comando LVS, è necessario elaborare solo la struttura grafica di LDMOS. Usiamo il linguaggio Dracula per identificare i componenti e integrare la rete con la rete. La provetta LDMOS viene estratta dal seguente programma.

11.png

4) il blocco di disegno (opzionale): invia il file di output al dispositivo come il plotter. Il file di comando è direttamente correlato al controllo dell'accuratezza dell'altezza, omissione, errore, falso, tutti incidono sul design del primo tasso di successo e sul time to market.