Casa > notizia > Contenuto

Contattaci

Aggiungi: Block 5, Fuqiang Technology Park, Zhugushi Road, Wulian, Longgang 518116

Mob: + 86-13510459036

E-mail: info@panadisplay.com

Corrispondenza dei transistor CMOS
Jan 17, 2018

La corrispondenza dei transistor ha un'alta frequenza di applicazione nei circuiti analogici, come alcuni circuiti di coppie differenziali, che dipendono principalmente dalla corrispondenza del gate con la tensione di source. Allo stesso tempo, è come uno specchio corrente, che dipende principalmente dalla corrispondenza della corrente di dispersione. Il design del layout normalmente abbinato può ridurre la deviazione di tensione a + 5mv, rendendo la corrente di dispersione con un errore dell'1%.

(1) Una figura a forma di dito con la stessa lunghezza.

L'abbinamento di transistor con diverse lunghezze e larghezze è molto scarso. Anche la corrispondenza dei transistor deve richiedere la stessa lunghezza del canale. Non tentare di abbinare transistor di diverse lunghezze e larghezze. Un'istanza del layout è mostrata nella Figura 2 (a) (b).

2.jpg

(2) Tutti i transistor devono avere la stessa direzione e vicini l'uno all'altro. Ciò può ridurre efficacemente l'influenza del circuito analogico a causa della funzione dell'errore di processo. Un'istanza del layout è mostrata nella Figura 3 (a) (b).

3.jpg

(3) Le regole di layout che utilizzano lo stesso centro di gravità.

Il transistor di corrispondenza con precisione media o superiore richiede lo stesso layout del centro di gravità, solitamente suddividendo i transistor di grandi dimensioni in transistor a dita pari e inserendoli in un array incrociato. Ad esempio, nel circuito di amplificazione con la stessa coppia differenziale, utilizzando il metodo di layout del transistor e il centro di gravità per ottenere la disposizione sensibile del circuito analogico, in modo che esista un'uscita precisa. L'esempio di layout è mostrato in Figura 4.

4.jpg

(4) La fabbricazione di dispositivi fittizi all'estremità del transistor dell'array può garantire la precisione dell'ultimo transistor.

(5) Non utilizzare una connessione metallica su un transistor che deve essere abbinato, in modo che sia possibile evitare il rumore e gli effetti di accoppiamento, specialmente alcuni dispositivi sensibili. L'esempio di layout è mostrato in Figura 5.

5.jpg

(6) I transistor che devono essere abbinati sono i più lontani dai dispositivi che consumano energia, dai transistor di commutazione e dai transistor digitali, il che riduce l'effetto di accoppiamento.

(7) Per collegare il gate di un dito come transistor si usa un filo e non si usa il polisilicio. In transistor CMOS moderatamente abbinati e accuratamente abbinati, l'effetto dei fili metallici è molto meglio di quello del polisilicio. Un'istanza del layout è mostrata nella Figura 6 (a) (b).

6.jpg

(8) L'uso di transistor CMOS è migliore del transistor PMOS perché il transistor NMOS ha una maggiore flessibilità.


1. Corrispondenza della resistenza

Le seguenti regole sono molto importanti per l'abbinamento della resistenza. Di solito, l'errore del processo di resistenza può essere ridotto al 3% attraverso di essi.

(1) Seguire i tre principi di corrispondenza: la resistenza deve essere posizionata nella stessa direzione, lo stesso tipo di dispositivo e vicini l'uno all'altro. Questi principi sono molto efficaci per ridurre l'impatto degli errori di processo sulla funzione del simulatore.

(2) Utilizzare lo stesso tipo, la stessa larghezza, la resistenza della lunghezza e la stessa distanza. Un'istanza del layout è mostrata nella Figura 7 (a) (b).

7.png

(3) Per una resistenza di alta precisione, si suggerisce che la larghezza della resistenza sia 5 volte la larghezza minima del processo, che può ridurre efficacemente l'errore di processo. L'esempio di layout è mostrato in Figura 8.

8.jpg

(4) Una resistenza fittizia è posta a entrambe le estremità della resistenza che deve essere accoppiata, in modo da garantire che la larghezza e la lunghezza della resistenza di accoppiamento possano essere raggiunte con precisione. L'esempio di layout è mostrato in Figura 9.

9.jpg

(5) Evitare l'uso di una resistenza corta, perché la resistenza corta è più facilmente influenzata da errori di processo. I resistori moderatamente abbinati dovrebbero essere generalmente più grandi di 5 resistori quadrati. La resistenza esatta corrispondente è generalmente inferiore a 50um.

(6) Utilizzare la resistenza del cross array. Se c'è una grande quantità di resistenza nella matrice, si suggerisce che la resistenza sia collocata in una struttura multistrato per formare una matrice bidimensionale. L'esempio di layout è mostrato nella Figura 10.

10.jpg


(7) La resistenza di adattamento è lontana dai dispositivi ad alta potenza, dai transistor di commutazione e dai transistor digitali per ridurre l'effetto di disadattato.

(8) Non utilizzare collegamenti metallici sulla resistenza abbinata ed evitare il più possibile l'effetto di accoppiamento e rumore. L'esempio di layout è mostrato nella Figura 11.

11.jpg

(9) Per una resistenza inferiore a 20 ohm, la resistenza sarà ottenuta usando lo strato di metallo e si otterrà la resistenza accurata.