Casa > notizia > Contenuto

Contattaci

Aggiungi: Block 5, Fuqiang Technology Park, Zhugushi Road, Wulian, Longgang 518116

Mob: + 86-13510459036

E-mail: info@panadisplay.com

Ricerca sulla progettazione di layout indurito dalle radiazioni per la tecnologia a circuito integrato in Si
Jan 16, 2018

1. Panoramica

Con il continuo approfondimento dell'esplorazione umana dell'universo, sempre più dispositivi elettronici sono stati utilizzati nel campo aerospaziale. L'esistenza di grandi quantità di protoni ad alta energia, neutroni, particelle alfa e ioni pesanti nell'ambiente spaziale avrà un impatto sui dispositivi a semiconduttore nei dispositivi elettronici, e quindi minaccerà seriamente l'affidabilità e la vita delle astronavi. Pertanto, al fine di soddisfare le esigenze di espansione aerospaziale e migliorare l'affidabilità e la stabilità dei dispositivi a semiconduttore nell'ambiente di radiazioni, la ricerca sugli effetti delle radiazioni dei dispositivi a semiconduttore e il rinforzo degli effetti delle radiazioni sono diventati il fulcro della ricerca nel campo dello spazio applicazioni.


Allo stato attuale, come tecnologia principale dei dispositivi a semiconduttore, il processo CMOS di silicio di massa è entrato nel submicron profondo e anche meno di 100 nm. L'applicazione del circuito integrato semiconduttore realizzato da questo processo sarà influenzata dall'effetto dell'effetto dose totale e dall'effetto del singolo effetto particellare sulla radiazione. L'influenza degli effetti delle radiazioni sui circuiti integrati a semiconduttore è caratterizzata da deriva della tensione di soglia, aumento di corrente e corrente dinamica e errori di funzione logica. Pertanto, i dispositivi ordinari e i metodi di progettazione dei circuiti non sono più in grado di soddisfare le esigenze di applicazioni spaziali e militari, e sono necessarie speciali tecnologie di progettazione a prova di radiazioni.


2. Analisi dell'effetto radiazioni

2.1 Effetto dell'effetto dose totale sui dispositivi

2.11 Effetto dell'effetto dose totale sullo strato di ossido del gate del dispositivo

Che si tratti di gate al silicio o di un dispositivo di gate metallico, c'è uno strato di SiO 2 da 50 ~ 200 nm tra il gate e il substrato. Sotto la condizione di radiazione, l'accumulo di cariche positive avverrà all'interfaccia SiO 2 / Si. Un tale accumulo di carica positivo porterà alla deriva della tensione di soglia del dispositivo, che alla fine influenzerà le prestazioni del dispositivo. La variazione della tensione di soglia corrispondente al numero di cavitazione catturata introdotta dalla radiazione può essere espressa come:

1.png

Formula: BH è la parte di carica positiva fissa della densità del corpo di cavitazione catturata dopo che l'ossido è stato catturato. Il parametro h 1 è la distanza dall'interfaccia Si / SiO 2 all'ossido e il foro catturato a questa distanza può essere combinato elettronicamente con il substrato che penetra nel gate. Solo quando lo spessore dell'ossido è inferiore a 2 xh 1 (6 nm), non è possibile osservare alcuna cattura significativa del foro.


La figura 1 mostra la deriva graduale della curva caratteristica IV delle tipiche provette NMOS e PMOS con l'aumento della dose ionizzante totale. L'asse X nel diagramma è la tensione di gate VG e l'asse Y è l'ID della corrente di drain. 0 è la curva caratteristica IV del dispositivo prima non irradiata; 1, 2, 3 e 4 indicano la curva caratteristica IV del dispositivo in diverse dosi irradiate. All'aumentare del tempo, la dose totale di ionizzazione aumenta e la deriva della tensione di soglia aumenta. Per il tubo NMOS, quando la tensione positiva del gate è maggiore della tensione di soglia, il transistor inizia a passare. Per i transistori PMOS, i transistor sono collegati quando la tensione negativa del gate è inferiore alla tensione di soglia. Secondo la figura 1 (a), la tensione di soglia si sposta in direzione negativa con l'aumento della dose totale di ionizzazione del tubo NMOS, che mostra una diminuzione della tensione di soglia. I transistor che dovrebbero essere tagliati dovrebbero essere accesi, e i transistor che devono essere in funzione devono fermarsi alla fine del tempo. Analogamente, secondo la figura 1 (b), il tubo PMOS aumenta con l'aumento della dose totale di ionizzazione e la tensione di soglia si sposta verso la direzione negativa, mostrando un aumento della tensione di soglia. I transistor che devono essere guidati vengono spenti e i transistor che devono essere tagliati devono essere inabili durante la conduzione. Secondo la formula (1), la deriva di tensione di soglia del tubo NMOS e del tubo PMOS è approssimativamente proporzionale al quadrato dello spessore dello strato di ossido dello strato di ossido di gate.


Fortunatamente, con la riduzione delle dimensioni critiche del processo, lo spessore dello strato di ossido del dispositivo diminuisce e si riduce la deriva della caratteristica IV del dispositivo. Dopo aver inserito 0,18 micron m, lo spessore dell'ossido di gate è inferiore a 12 NM e la deriva della tensione di soglia causata dalla radiazione viene significativamente ridotta o addirittura scomparsa. L'influenza del meccanismo sul dispositivo può essere ignorata nella progettazione del circuito.

2.png

2.12 Perdita di perdita di area causata dall'effetto dose totale

Il processo di autoallineamento del tubo NMOS, la porta di silicio policristallino è depositato sullo strato sottile di ossido, formato dalla regione attiva non coperta dalla sorgente / scarico nel polisilicio, il processo di fabbricazione del circuito di alta concentrazione, ma la presenza del la zona di transizione dell'ossigeno di gate e gate di polisilicio ha prodotto il transistor parassita del bordo, il transistor parassita molto sensibile all'effetto dose totale. Sotto la condizione di radiazione, la carica positiva accumulata sul bordo del campo SiO2 causerà la perdita del transistor parassita del bordo. Con l'aumento della dose di radiazioni, anche la corrente di dispersione del transistor parassita del bordo sale rapidamente. Quando la corrente di dispersione aumenta fino alla corrente di stato aperta del transistor intrinseco, il transistor si apre in modo permanente, causando un guasto del dispositivo. La Figura 2 (a) è un diagramma schematico della superficie superiore del meccanismo di perdita, e la Figura 2 (b) è un diagramma schematico della sezione del meccanismo di perdita.

3.png

4.png



Lo strato di ossido di campo è originariamente isolato tra tubi MOS adiacenti. Tuttavia, a causa dell'effetto dose totale, la coppia di elettroni sarà ionizzata in presenza di ossigeno, e lo stato dell'interfaccia accumulato dal foro sul lato SiO 2 del sistema Si / SiO 2 farà sì che l'ossigeno del campo si formi verso il basso e forma un percorso di dispersione elettronica. Il motore di dispersione è mostrato in Figura 3. Il percorso di dispersione formato dall'inverso dell'ossigeno di campo può estendersi alla zona di sorgente / perdita del tubo MOS adiacente, che aumenterà la corrente di dispersione statica di VDD a VSS.

5.png

2.2 Effetto dell'effetto di ribaltamento di singole particelle sui dispositivi

L'effetto di capovolgimento di una singola particella si verifica in un circuito sequenziale contenente la struttura di archiviazione. Prendiamo il chiavistello come un esempio per spiegare il meccanismo dell'effetto Flip a singola particella. La figura 4 è una semplice struttura a latch. Quando il nodo di uscita è soggetto a un incidente di una singola particella per formare un "effetto funnel", viene generata una grande quantità di carica, come mostrato nella Figura 5. Sotto l'azione del campo elettrico, la carica generata dalla ionizzazione si sta spostando il dispositivo, che in definitiva influenza lo stato del latch.

6.png

Quando i dati memorizzati sono "0", il tubo NMOS è a terra. A questo punto, l'estremità di dispersione del tubo PMOS si trova nello stato di polarizzazione inversa con la giunzione PN formata dal pozzo N, e la direzione del campo elettrico incorporato viene diretta dal pozzo N alla estremità di perdita PMOS. Quando la perdita di PMOS è incidente da una singola particella, molte coppie di fori di elettroni sono ionizzate. Sotto l'azione del campo elettrico, un gran numero di fori si spostano verso l'estremità debole del PMOS, e gli elettroni si spostano verso la trappola N. Quando il numero di cariche positive passa alla fuoriuscita di PMOS di una certa grandezza, cambierà lo stato della memoria originale "0" e passerà alla memoria "1". Il principio è mostrato nella Figura 6 (a). Allo stesso modo, quando i dati memorizzati sono "1", il tubo PMOS si trova sull'alimentatore. A questo punto, l'estremità di dispersione del tubo NMOS si trova nello stato di polarizzazione inversa con la giunzione PN formata dal substrato P- e la direzione del campo elettrico incorporato viene diretta dall'estremità di dispersione del tubo NMOS al P- substrato. Quando l'estremità della perdita di NMOS è incidente da una singola particella, molte coppie di fori di elettroni sono ionizzate. Sotto l'azione del campo elettrico, un gran numero di elettroni si spostano verso l'estremità del NMOS, mentre la cavitazione si sposta verso il substrato P-. Quando il numero di caricamenti negativi verso NMOS raggiunge un determinato livello, cambierà lo stato di memorizzazione originale di "1" e lo cambierà in "0", che è mostrato nella Figura 6 (b).

7.png

Dall'analisi di cui sopra, non è difficile trovare che l'effetto di evento singolo sconvolto sia dovuto all'esistenza di una giunzione PN inversa nella struttura del circuito CMOS, e la deriva della carica elettrica è realizzata dal campo elettrico incorporato, che influenza lo stato logico originale.