Casa > notizia > Contenuto
Categorie di prodotti

Contattaci

Aggiungi: Block 5, Fuqiang Technology Park, Zhugushi Road, Wulian, Longgang 518116

Mob: + 86-13510459036

E-mail: info@panadisplay.com

Alcune esperienze di compressione di dominio
Jan 15, 2018

1. la razionale distribuzione degli spazi attraverso la situazione generale

AX5318 è un chip CMOS calcolatrice, comprese le quattro operazioni, prendere la funzionamento di deposito radice, overflow display, spegnimento automatico, può utilizzare da 1, 5V batterie e può guidare direttamente LCD. Il cliente deve essere compresso sulla base del prodotto originale AX5315, perché AX5315 utilizza alimentazione 3V, quindi è necessario aumentare la tensione raddoppiando il AX5315 originale di sirkuit. Basato sull'analisi del layout AX5315 originale, potete vedere un diagramma a blocchi logica casuale la posizione originale sulla mappa in alto a destra, ma l'input e segnali di uscita sono la maggior parte in alto a sinistra della mappa e la dimensione di dominio per questo blocco di logica casuale Una, forma e ad per aumentare la tensione circuito di raddoppiamento è molto simile; allo stesso tempo, la mappa originale sotto la direzione della connessione è più complessa, più chiaro circa la direzione della connessione, quindi può essere preso come il layout della figura 1, l'originale blocco casuale logica A salito con forma simile raddoppio circuito; e la logica casuale bloccare un trattamento modella ad una striscia sottile, nel territorio di annullare la compressa. Questo rende il collegamento del grafico originale più ragionevole e si fa uso degli spazi in modo efficace. Secondo questo schema, l'area del layout è ridotta del 12,1%, e il bersaglio è dell'8% del requisito originale.

1.png

2. in primo luogo trovare la linea di alimentazione e cavo di massa e quindi comprimere

In linea generale, il lavoro di comprimere il layout è fatto da più persone. Dopo aver determinato la planimetria, l'intero layout è diviso in più parti, e la parte finale è aggregata. Se il filo di linea e la terra non si trovano in anticipo, tutte le connessioni sono trattate allo stesso modo, e le prestazioni del chip saranno interessate. In primo luogo, perché la corrente che scorre attraverso la linea di alimentazione e il cavo di terra è grande, deve essere grossolanamente disegnato rispetto alla linea del segnale generale. In secondo luogo, la linea di segnale generale è collegabile tramite poli, mentre il filo di linea e la terra può essere collegato solo da metallo, e non è consentita la connessione di poli. Se le modifiche vengono apportate nel sommario, è molto difficile da usare meno spazio. Pertanto, prima della compressione, abbiamo in primo luogo dovrebbe confermare la linea e la linea di terra e non avrà più deviazioni e può raggiungere due volte il risultato con metà dello sforzo.


3. Modalità di controllo di RDC deve essere scritto con attenzione

La regola di RDC è una regola che viene utilizzata per controllare se il layout dei dati layout soddisfa i requisiti del processo. Per scrivere regole di RDC è non solo per soddisfare i requisiti tecnologici, ma anche di prendere in considerazione gli errori che possono essere compiuti nel processo di disegno. Una buona regola di RDC può controllare tutti i tipi di errori nascosti nella progettazione mappa editrice e rendere il layout design affidabile e affidabile. DRC regole devono essere notato.


1) rendere chiaro il significato esatto di ogni comando nel file di regole DRC, soprattutto per diversi strumenti, lo stesso ordine di comando può essere diverso, e il numero può anche essere diverso. Ad esempio, a forbice, dobbiamo controllare la spaziatura tra strati di poli nella porta EXT. Abbiamo solo bisogno di un comando EXT, come Formula 1, mentre in DIVA, abbiamo bisogno di SEP e tacca due comandi per raggiungere lo stesso scopo, ad esempio formula (2).

2.png

Modulo (2), set viene utilizzata per controllare la spaziatura come mostrato in figura 2 e tacca viene utilizzato per controllare la spaziatura, come mostrato nella figura 3. Per figura 4, è possibile controllare la spaziatura tra i diversi livelli di grafica (POLY e metallo) con un solo comando set. Se non capisci attentamente l'uso corretto di ogni comando, è facile commettere errori e portare a gravi conseguenze dell'errore del layout. Confrontato con i due strumenti di forbice e DIVA, comando DRACULA ha una vasta gamma di comandi e i comandi sono scritti semplicemente e universalità. È consigliabile utilizzarlo come lo strumento preferito per scrivere regole di RDC.

3.png

4.png

2) le regole per soddisfare i requisiti del processo dovrebbero essere scritto con attenzione, e alcuni errori che sono facili da effettuarsi nel layout del disegno, ad esempio (tutti sotto forma di DIVA), dovrebbero essere considerati.

5.png


In una parola, non è una cosa facile per scrivere un buon file di RDC. Deve essere molto familiare con il processo e l'accumulo di esperienza.


4. esame di LVL

Poiché la compressione del layout aumenta la tensione circuito di raddoppio, così esso non può semplicemente controllare il layout di AX5315 con LVL. Allo stesso tempo, perché contiene il chip ROM area, non può disegnare schemi e fare ispezione LVS, quindi il problema di verifica di AX5318 è più difficile. Dopo ripetute discussioni dei vari metodi, infine, utilizzando il metodo riportato di seguito, in primo luogo, aggiungere una tensione raddoppio layout circuitale dell'esame LVS, per assicurare la corretta; quindi non ci sono dati nel dominio AX5315 e quindi definire un nuovo livello di connessione e la tensione di allacciamento foro, input e output raddoppio circuito collegato alla nel posto giusto in AX5315. In questo modo il layout di riferimento per la verifica LVL. Perché il layout originale di AX5315 è corretto, e la tensione circuito di raddoppio è stato controllo LVS è corretto, quindi se l'errore è solo possibile nel circuito multiplo di tensione, uscita Porto d'ingresso in linea, il tasso di errore è stata notevolmente ridotta; gli stessi dati diverso tempo prendere, gestito da persone diverse per la probabilità di tali diversi progettisti fare lo stesso errore sarà meno. Il metodo di realizzazione concreta di questo tipo di idea di verifica è la seguente:


Definire il nuovo layer:

LVL-TAGLIARE

Il livello di taglio usato per l'ispezione di LVL, usato per tagliare i dati che non sono necessario

LVL-DISFATTA

Lo strato di connessione utilizzato per l'ispezione di LVL, utilizzato per la connessione di interfaccia

LVL-CON

Il LVL controlla il livello dei pori per la connessione tra lo strato di LVL-disfatta e i dati di AX5315 e definisce i tre strati della connessione (formato forbice) nel file delle regole LVL:

6.png

7.png

Attraverso la connessione di LVL-CON LVL-disfatta e metallo, poli, NDIFF, strato PDIFF si riflette nel layout, come mostrato nella figura 5

8.png